孕龙科技股份有限公司-简体中文网站
   
 
 
    发布至微博  
  仪器事业处 Instrument Division
繁体中文 / 简体中文 / English  
新闻中心
>> 软件更新 首页 / 新闻中心 /
活动信息
新品介绍
软件更新
历史讯息
电子报

[2015-09-17] Protocol Analyzer S/PDIF_V1.25.01发行

修改项目: 1. 改变总线频率为2.8224MHz 或 3.0720MHz时,主程式当机。 修改前:改变总线频率为2.8224MHz 或 3.0720MHz时,主程式当机译。 修改后:改变总线频率,主程式不再当机。 【下载】
S/PDIF在硬件接脚上仅使用一条讯号作为传输,而讯号频率方面目前有三种固定频率,分别为:2.8224 MKZ、3.072MKZ和2.048MKZ)。一组S/PDIF串行协定分析通常由32个Frame至192个Frame组成,而每一个Frame中还包含着两个Sub Frame。 每个Sub Frame长度为32 Bits,由Start、AUX Data、Audio Data、Validity、User、Channel、Parity组成: Start bit:可区分成Last cell 0及Last cell 1两种,每一种Last cell都有Start-B、Start-M及Start-W。 AUX Data:分为24bits解碼(4-7bit为解碼代码)及20bits解碼(4-7bit为无效略过)两种。 Audio Data:分为24bits译码、20bits译码及16bits译码三种: 16bits解碼:Data为12bit-27bit,4bit-11bit无效。 20bits解碼:Data为8bit-27bit,4bit-7bit无效。 24bits解碼:Data为4bit-27bit。 Validity:有效位,若该位V=0表示Data在此Sub Frame有效,若V=1则表示在此Sub Frame无效。 User:使用者自行定义标记。 Channel:通道选择。 Parity:同位检查,用来检测每一个Sub Frame的资料是否正确。 more ~

 
Copyright ZEROPLUS TECHNOLOGY CO., LTD. 孕龙科技股份有限公司