

eMMC 技术应用


前言

eMMC (Embedded MultiMediaCard) 是嵌入式多媒体卡的缩写，由**MMC协会 (MultiMediaCard Association)**所订立的嵌入式内存标准规格，主要针对行动装置产品为主，如手机、智慧型手机、平板电脑、笔记型电脑…等等；这些产品它们都需要轻薄的机身，因此有减少使用零组件面积的需求，**eMMC**便因此而诞生！

eMMC 简化了内存的设计，使用多晶片封装(MCP) 技术，把**NAND Flash** 晶片和控制晶片 (**Control chip**) 封装在一起，打成单一颗晶片，如此便可以省下零组件并增加电路板面积。

eMMC 结构

eMMC架构是由一个嵌入式储存方案所组成，内部结构带有**MMC**介面、**NAND Flash** 以及**Control**所组成，经由**BGA**封装在一颗小型的晶片上。简单来说，**HOST processor** 只需要透过**MMC BUS**下达命令即可，不需要任何内存管理方面的演算法(**ECC**、**Wear-Leveling**、**BBM**)的计算，这些都已经交给了与**NAND Flash**封装在一起的**Control chip**，这对研发团队来说无疑是降低研发成本的好方法。



▲ 图一：eMMC 结构




eMMC 规格

eMMC传输速度高达52MB/s，电压范围为1.8v至3.3v，具备高速且可升级的特性。制定规格上，eMMC 4.2 制订了eMMC介面速度及容量，介面速度为52MB/s、容量规格则大於2GB。到了eMMC 4.3则新增Bootling Function、Explicit Sleep Mode、Reliable Write等功能。而目前最新的eMMC 4.4 更强化双倍内存介面效能 (DDR)，使原本定义的52MB/s速度提升到100MB/s以上，效能提高2倍，此外还加入了弹性分区管理概念(Multiple Partitioning)，将晶片定义为High Density及High Performance两个部份，可将程式码和系统资料放在High Performance区块，如此一来便可以更有弹性的使用区块容量，而且在eMMC 4.4 还增加了防写的功能，提高资料安全性。

表一和图二为MMC接脚名称表与外观图。

接脚	名称
1	Data3
2	Command
3	VSS
4	VDD
5	Clock
6	VSS(2)
7	Data0
8	Data1
9	Data3
10	Data4
11	Data5
12	Data6
13	Data7

▲ 表一：MMC接脚与名称



▲ 图二：MMC外观



eMMC 的特性及优势

- **Has these System Voltage (VDD) Ranges :**

	High Voltage MultiMediaCard	Dual Voltage MultiMediaCard
Communication	2.7 - 3.6	1.70 - 1.95, 2.7 - 3.6 (Note 1)
Memory Access	2.7 - 3.6	1.70 - 1.95, 2.7 - 3.6
NOTE 1 VDD range: 1.95V - 2.7V is not supported.		

- **Ten-wire bus (clock, 1 bit command, 8 bit data bus) and a hardware reset.**
 - **Clock frequencies of 0-200MHz**
 - **Three different data bus width modes: 1-bit , 4-bit, and 8-bit**
- **Data protection Mechanisms (Write Protection Types) :**
 - **Password** (密码保护功能)
 - **Permanent** (永久性保护)
 - **Power-On** (上电保护)
 - **Temporary** (暂时性写入资料保护)
- **Different types of error protected read and write modes (两种读写模式) :**
 - **Single Block** (单块读写)
 - **Multiple Block** (多块读写)
- **Data Removal Commands (三种抹除资料命令, 以Block为单位) :**
 - **Erase** (抹除映射装置位址的资料)
 - **Trim** (是写入Block, 而非抹除区块)
 - **Sanitize** (物理移除, 删除未映射使用的位址资料)
- **Enhance host and device communication techniques to improve performance**
 - **Power Off Notification** (断电告知)
 - **High Priority Interrupt** (高优先中断HPI)
 - **Background Operations** (后台操作)
 - **Partitioning** (分区管理)
 - **System data tagging** (系统资料标记功能)
- **Introduces dual data rate transfer (DDR mode)**



eMMC 操作模式

- 所有Host与Card之间的传输控制都是统一由HOST来控制，而HOST发送控制命令有分为两种广播和位址(点对点传输)

广播命令模式 Broadcast commands	顾名思义，就是HOST发送一个命令给所有的MMC卡，而某些卡则会对此命令做出回应。
位址命令模式 Addressed (point-to-point) commands	可以理解成直接命令，也就是说Host直接对某张MMC卡下一个命令，而卡针对此命令直接做反应。

- eMMC的五种操作模式：开机模式、ID辨识模式、中断模式、资料传输模式、无效模式(如表二)

开机模式 Boot mode	Power ON 後，卡若收到CMD0(GO_Idle_State)并带argument(0xF0F0F0F0)，此时Card若支援Boot mode则会进入Boot mode，否则进入identification mode。
ID 辨识模式 Card identification mode	Power ON 後，经过Boot mode完成或不支援Boot mode，Card都将会进入此模式持续等待收到Host下CMD3(Send_Relative_Address)
中断模式 Interrupt mode	Host和Card会同时进入此模式，此模式中不会做Data Transfer，只允许Host or Card 送出 interrupt service request。
资料传输模式 Data transfer mode	当卡收到由Host所给予的RCA，这时卡便会进入Data transfer mode，等待读写动作指令。
无效模式 Inactive mode	当Card若为电压不符规定或插入方式无效时便会进入此模式，亦可使用CMD15(GO_INACTIVE_STATE)命令使一个已标识的Card进入非活动状态。


装置状态 (Card)	操作模式	排线模式	
Inactive State	Inactive mode	Open-drain (低电位输出)	
Pre-Idle State	Boot mode		
Pre-Boot State			
Idle State	Device identification mode		
Ready State			
Identification State			
Stand-by State	Data Transfer mode	Push-pull (高电位输出)	
Sleep State			
Transfer State			
Bus-Test State			
Sending-data State			
Receive-data State			
Programming State			
Disconnect State			
Boot State			Boot mode
Wait-IRQ State			Interrupt mode

▲ 表二：操作模式与装置状态对照表

- 目前eMMC 4.5 Specification 定义了4种速度模式，如表三所示

模式名称 Mode Name	数据传输模式 Data Rate	电压 I/O Voltage	资料宽度 Bus Width(bit)	时脉频率 CLK Frequency	最大资料传输量 Max Data Transfer (implies x8 Bus width)
Backwards Compatibility with legacy MMC card	Single	3/1.8/1.2V	1, 4, 8	0-26MHz	26MB/s
High speed SDR	Single	3/1.8/1.2V	4, 8	0-52MHz	52MB/s
High Speed DDR	Dual	3/1.8/1.2V	4, 8	0-52MHz	104MB/s
HS200	Single	1.8/1.2V	4, 8	0-200MHz	200MB/s

▲ 表三：4种速度模式



▲ 图三： eMMC卡上电後状态流程 (Identification mode)


一般 eMMC 上电後，若没进入 Boot mode 则会立即进入 Identification flow，此时 Host (Card Reader or Processor) 会立即下达 CMD1 (Command 1) 给 Device (Card)，询问闲置的装置其工作条件为何，此时 Device 会回给 Host 两种状态 Busy or Ready，若 Device 回应 Busy 则 Host 会一直不停的下 CMD1 直到 Device 回应 Ready 并回应其 CMD1 所请求的资料，之後便是连续两道命令 CMD2 与 CMD3，CMD2 请求 CID number，CMD3 为 Host 给予 Device RCA 位子，至此 Device 便完成了与 Host 基本注册可以开始进行资料传输。

此时 Device 进入 Data Transfer Mode 状态为 Stand-by，等待 Host 下达任何资料传输或特殊命令。

eMMC 封包与响应

- 封包(Packet): eMMC协议中共有五种数据封包, 分别是『Command』、『Response』、『Block』、『CRC Status』和『Busy』, 详述如下:
 - **Command**: 一律由Host下达, 并可带参数的命令。
 - **Response**: Device对Host发出Command所做的响应, 内部参数表示该Device现阶段的状态为何。
 - **Block**: eMMC的传输协定中的基本单位, 所有数据资料都会封装在Block里传输。
 - **CRC Status**: 此数据封包通常在写入Block後出现, 用来通知Host写入Block的结果。
 - **Busy**: 此数据资料通常在写入Block後出现, 用来通知Host该Device目前处於忙碌状态, 无法写入下一个Block。

- 响应(Response): 所有响应均是Device接受到Host命令之後所发送的, 而响应内容的长短取决於响应的种类。基本的响应结构为Start bit - Transmission bit - Content bits - CRC bits - End bit, 如图三所示。eMMC协定中共有5种响应种类, 分别是R1、R2、R3、R4与R5, 详细内容如下:



▲ 图四：基本响应封包结构

- **R1 (normal response command):**

总长 48 bit，[45:40]代表回应的CMD数值，[39:8]则是表示Device现在的状态。R1还有另一个格式为R1b，结构与R1相同，不过增加了可选择的BUSY信号。

Bit position	47	46	[45:40]	[39:8]	7	0
Width (bits)	1	1	6	32	x	1
Value	"0"	"0"	x	x	CRC7	"1"
Description	Start bit	Transmission bit	Command index	Device status	CRC7	End bit

- **R2 (CID, CSD register):**

总长136 bit，主要是响应回报CID与CSD暂存器的内容，CID register分别对应CMD2与CMD10，而CSD register则是对应CMD9。

Bit position	135	134	[133:128]	[127:1]	0
Width (bits)	1	1	6	127	1
Value	"0"	"0"	111111	x	"1"
Description	Start bit	Transmission bit	Check bits	CID or CSD register incl. internal CRC7	End bit

- **R3 (OCR register):**

总长48 bit，主要响应回报ORC暂存器的内容，只有当Host下CMD1时，Device响应的格式内容就是R3。

Bit position	47	46	[45:40]	[39:8]	[7:1]	0
Width (bits)	1	1	6	32	7	1
Value	"0"	"0"	"111111"	x	"1111111"	"1"
Description	Start bit	Transmission bit	Check bits	OCR register	Check bits	End bit

- **R4 (Fast I/O):**

总长48 bit，主要用於要写入和读出某个暂存器8bit的区段资料，只有当Host下CMD39，Device响应的格式内容就是R4。

Bit position	47	46	[45:40]	[39:8] Argument field				[7:1]	0
Width (bits)	1	1	6	16	1	7	8	7	1
Value	"0"	"0"	"100111"	x	x	x	x	x	"1"
Description	Start bit	Transmission bit	CMD39	RCA [31:16]	Status [15]	Register address [14:8]	Read register contents [7:0]	CRC 7	End bit

- **R5 (Interrupt request):**

总长48 bit，此响应为中断请求的响应格式，只有当Host下达CMD40命令某张卡必须进入中断模式时，Device若确实收到并回应此R5响应，则代表此卡进入中断，并且RCA被设置为0x0。


Bit position	47	46	[45:40]	[39:8] Argument field			[7:1]	0
Width (bits)	1	1	6	16	16		7	1
Value	"0"	"0"	"101000"	x	x		x	"1"
Description	Start bit	Transmission bit	CMD40	RCA [31:16] of winning Device or of the host	[15:0] Not defined. May be used for IRQ data		CRC 7	End bit




eMMC 传输模式

分别是1位元Bus上升沿采样(1 bit SDR)、4位元Bus上升沿采样(4 bits SDR)、8位元Bus上升沿采样(8 bits SDR)、4位元Bus DDR与8位元Bus DDR，这五种均是用Block为单位作数据传输，五种传输模式示意图如下：


- **1 bit Bus SDR (Single Data Rate):** 上升沿采样只需使用一个资料信号脚(Data 0)即可



- **4 bit Bus SDR:** 上升沿采样
需使用四个资料信号脚(Data 0 ~ Data 3)




- **8 bit Bus SDR : 上升沿采样**
需使用八个资料信号脚 (Data 0 ~ Data 7)



- **4 bit Bus DDR (Double Data Rate) :**

Block和**CRC**在**CLK**的上升沿与下降沿被采样，而起始位和结束位元只有在上升沿被采样




DDR的采样方式如下图所示，它会依照CLK的上下升沿作资料的撷取，进而达到双倍的资料传输，这边要注意，只有一开始与结束bit是上升沿撷取，Data以及CRC的资料皆是上下沿撷取。

CLK	↑	↓	↑	↓	↑	↓	↑	↓	↑	↓	↑	↓	↑	↓
DTA3	0	X	b7	b7	b3	b3	b15	b15	b14	b14	b0	b0	1	X
DTA2	0	X	b6	b6	b2	b2	b15	b15	b14	b14	b0	b0	1	X
DTA1	0	X	b5	b5	b1	b1	b15	b15	b14	b14	b0	b0	1	X
DTA0	0	X	b4	b4	b0	b0	b15	b15	b14	b14	b0	b0	1	X
	起始位	无效	奇字节	偶字节	奇字节	偶字节	奇字节	偶字节	奇字节	偶字节	奇字节	偶字节	结束位	无效
	S	DTAA						CRC						E		

• **8 bit Bus DDR (Double Data Rate):**

使用八个资料信号脚(Data 0 ~ Data 7)，资料传输模式如同4 bit Bus DDR



 eMMC 实际量测与信号追踪

孕龙科技逻辑分析仪所研发的eMMC总线分析模组可协助工程师测量eMMC讯号封包，您只须将逻辑分析仪测试线接上eMMC转板即可进行信号量测，搭配人性化软体介面可快速解析追踪任何 eMMC Command、Response 以及Data讯号资料，帮助工程师加快研发专案速度。



▲ 图五：读卡机与eMMC转板并接上测试线，透过逻辑分析仪进行量测。


依照表四MMC卡接脚名称，将Command、Clock、Data0~Data7分别接至孕龙逻辑分析仪的A0、A1、A2、A3、A4、A5、A6、A7、B0、B1，如图六所示。

接脚	名称
1	Data3
2	Command
3	VSS
4	VDD
5	Clock
6	VSS(2)
7	Data0
8	Data1
9	Data3
10	Data4
11	Data5
12	Data6
13	Data7


▲ 表四



▲ 图六



▲ 图七: 使用孕龙科技逻辑分析仪量测 eMMC CMD



▲ 图八：使用孕龙科技逻辑分析仪量测 eMMC Data



eMMC总线分析模组介绍

孕龙科技逻辑分析仪eMMC总线分析模组可支援分析eMMC总线中的Command及Data部分，使用者仅需在总线设定视窗中进行设定即可使用，整个设定可以分成四个区块，分别为解码格式、通道、解码与总线协议颜色设定，设定画面如图九所示。




▲ 图九:孕龙科技逻辑分析仪 eMMC 总线分析模组设定视窗

- 解码格式：选择eMMC的资料传输模式，这关乎逻辑分析仪在解码资料时是否正确。




- 通道设定：可设定分析eMMC 时与逻辑分析仪连接的通道方向，务必连接正确。



- 解码设定：这边可以设定Bus为CMD线解码还是Data线解码，在Data解码部份记得要设定一个Block长度为多少的Byte(Rang : 2 ~ 16k Byte)



- 总线协议颜色设定：可设定总线中各种封包颜色设定，方便使用者视状况调整颜色。



使用者若需同时分析Command及Data状况，则可透过孕龙逻辑分析仪软件设定两组总线解码，一为分析Command另一则分析Data。


设定步骤：

步骤1. 先至软体功能表中点选”信号”再选择”信号通道设定”。


步骤2. 开启讯号通道设定视窗后将分别点选两个通道的A0、A1、A2、A3、A4、A5，设定完成如图十及图十一所示。

可直接在此设定总线名称

直接用滑鼠点击讯号脚



▲ 图十: 设定信号通道



▲ 图十一: 设定同时分析Command及Data


实际应用案例 CMD Tracing and Debug Program

在某个eMMC开发专案里，假若工程师已经把Code完整写好也通过程序的Compile，基本的读写测试也OK，但在特定位子读写资料时却发生资料有误的问题，那麽除了使用辅助软体(Hex Editor or Ultra Edit...)观察错误资料外，还有什麼更好的办法进行资料侦错呢？这时如果您有使用孕龙的逻辑分析仪，就可以直接操作使用，追踪某一CMD、Address或Data，任何你想追踪的封包资料都可进行撷取，直接帮你快速进行Debug。下图为透过追踪特定的CMD进而找出资料有误的bug。

步骤1. 追踪CMD25 (WRITE_MULTIPLE_BLOCK)，撷取写入的资料。



步骤2. 找寻特定位址 Address 0x60000，以便观看後面资料写入状态。



步骤3. 使用封包列表显示再搭配封包与波形同步功能，可直接快速帮你做同步显示分析，直接分析两笔同位址，但写入资料却完全不同的结果。

图十二展示了两个 eMMC 数据包的分析对比。上方截图显示数据包 39，地址为 0X00060000，内容为 0X00000090。下方截图显示数据包 45，地址为 0X00060000，内容为 0X80000D80。红色的虚线箭头和文字标注指出了数据包列表中数据字节的差异，并说明这些差异是由于写入的数据不同造成的。

封包 #	名称	起始点	Start	Data	Data	Data	Data	Data	Data	Data	Data	Data	Data	Data	Data	Data
39	eMMC_DATA(eMMC)	5.90161ms	Start	35	43	30	30	00	6E	73	20	53	65	72	69	
45	eMMC_DATA(eMMC)	10.43627ms	Start	36	41	30	30	00	74	20	66	6F	6C	64	65	

▲ 图十二：找出写入资料的不同

 **总结**

近年由於智慧型手机、平板电脑与笔记型电脑的兴起，直接反应在传统的多晶片封装 (MCP)与eMMC需求大量增加，各研发团队除了对CPU效能有更高的要求之外，對於内建式的 NAND Flash 储存容量需求也相对提高不少。自2007年发表第一代iPhone造成全球狂销热卖带动下，更多手机开发商加入开发内建式储存的智慧型手机设计，而最新的iPhone 4更是直接舍弃传统式MCP模组直接采用最新eMMC! eMMC後势必将持续看涨。

孕龙科技的PC-Based逻辑分析仪已经拥有近百种总线解码模组，可以帮助研发工程师在分析总线讯号时，可直接透过软件将收进来的讯号自动解码，方便工程师快速进行讯号分析验证，促进系统最佳化，并加速专案进度流程，让产品及早问世，工程师不必再面对示波器慢慢的手动解码，孕龙的逻辑分析仪将是您分析讯号的最佳伙伴。

關於更多总线介绍请至孕龙科技官网网站www.zeroplus.com.tw，或者，您可以至孕龙官网注册成为我们的会员，就会不定期收到更多的技术分析报导，让您轻松掌握最新技术资讯。

仪器事业处/客服工程课 蔡耀纬